DIALOG(R) File 352: Derwent WPI (c) 2002 Thomson Derwent. All rts. reserv.

011491530

WPI Acc No: 1997-469435/199743

XRAM Acc No: C97-149070 XRPX Acc No: N97-391708

A method to fabricate thin film transistor - using ultrahigh vacuum chemical vapour deposition and chemical mechanical polishing systems

Patent Assignee: NAT SCI COUNCIL (NASC-N) Inventor: CHANG C; CHENG J; LEI T; LIN H Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

TW 310478 A 19970711 TW 95113096 A 19951208 199743 B US 5943560 A 19990824 US 96635016 A 19960419 199941 N

Priority Applications (No Type Date): TW 95113096 A 19951208; US 96635016 A 19960419

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

TW 310478 A 17 H01L-027/13 US 5943560 A H01L-021/336

Abstract (Basic): TW 310478 A

The patent is using ultrahigh vacuum chemical vapor deposition (UHV/CVD) and chemical mechanical polishing (CMP) systems to develop a method which can fabricate polycrystalline silicon (poly-Si) and polycrystalline silicon-germanium (poly-Sil-xGex) thin film transistors at low temperature and low thermal budget. Poly-Si and poly-Sil-xGex can be deposited by UHV/CVD without any anneal step. And due to the ultralow base pressure and ultraclean growth environment, the as -deposited poly films have lower defect densities. However, the surface morphology retards the usage of fabricating top-gate poly TFTs. Using CMP to improve the surface morphology, high performance poly-Si and poly-Sil-xGex TFTs can be obtained.

Title Terms: METHOD; FABRICATE; THIN; FILM; TRANSISTOR; ULTRAHIGH; VACUUM;

CHEMICAL; VAPOUR; DEPOSIT; CHEMICAL; MECHANICAL; POLISH; SYSTEM

Derwent Class: L03; U11; U12

International Patent Class (Main): H01L-021/336; H01L-027/13

File Segment: CPI; EPI

練

申請	日期	84 12 08			3 10478
发	說	84113096		A4 C4	010410
類	別	HO12 27/3	Int. <u>C</u> 16	٠.	
		با چها جم الديا عمل جم ا	_		•

			H0/2 /13				
	(以上各相	由本局填在)				
	發明 專利 説 明 書						
	發明 新型 名稱	1	文一種製備薄膜電晶體方法				
		英	×				
	發明 人	姓	名 張 俊 彦 雷 添 福 林 孝 養				
		國 ;	鄭 俊 一 中華民國				
		住、居戶	新竹市大學路一〇〇三巷十號三樓 新竹市大學路一〇〇一號 新竹市大學路一〇〇一號 新竹市大學路一〇〇一號				
三、		姓 <i>注</i> (名稱	名 行政院國家科學委員會)				
		國 #	中華民國				
		住、居兒 (事務所	f 台北市和平東路二段一〇六號十八樓)				
		代表)	郭南宏				
	1						

經濟部中央標準局員工消費合作社印製

本紙張尺度通用中國國家標準 (CNS) A4規格 (210×297公差)

15

20

24

五、發明説明(

於 1988 年H. Kawahara 等人發表於 J. Electrochem. 1. Soc. 第135 卷第8 期第2013-16 頁,揭示一種可於50 ℃ 下低溫成長氧化矽(SiO2)的液相沈積 (LPD, liquid phase deposition) 方法,該方法榮獲美國專利第5,073,408 號 此技術原本係應用於成長玻璃基板之覆膜,以阻止玻璃 5 內納雞子向外擴散,避免其破壞成長於上方之液晶平面顯 示器(LCD, liquid crystal display)。此液相沈積(LPD) 方式之優點在於設備簡單、製作價格便宜、低溫下進行製 備以及成長良好品質良好之氧化矽薄膜,具有選擇性沈積 10 之能力。

請先閱讀背面之注意事項再填寫本頁

傳統之複晶矽及複晶矽緒薄膜電晶體之製造,如T.J. King 等人於1990 年IEDM Tech.Dig.第253-256 頁所揭示 · 係以低壓化學氣相沉積(LPCVD, low pressure chemical vapor deposition) 系統先於低溫狀態下沉積一層非晶矽 薄膜,再經過24~72 小時長時間之選火(anneal) 處理使 其結晶成複晶矽。此方法曠日蛰時,不僅提高生產成本且 产品內沉積許多熱量,再則一般之低壓化學氣相沉積 (LPCVD)系統之成長室潔泽度較差,故所成長之複晶矽及複 晶矽鳍薄膜的品質無法與超高真空化學氣相沉積(UHV/CVD, ultrahigh vacuum chemical vapor deposition) 系統所 成長的薄膜相較。雖然亦可利用雷射退火(anneal)處理之 方法於低溫下使非晶矽結晶成複晶矽,然而以該方法所製 作之複晶矽薄膜電晶體即使具有良好之特性,但其整體之

五、發明説明()

1 均勻性及量產之可行性方面尚有待進一步克服,所以雷射 退火方式至目前爲止亦非無懈可擊之方法。此外尚可利用 一種新近發表之催化劑(catalyzer)輔助法以成長複晶矽 ,其係以金屬絲置於冷壁(cold wall)成長室將晶片加熱 至成長溫度,以傳統之低壓化學氣相沉積 (LPCVD)系統即 可成長複晶矽,而不必經由退火處理之方法。

本發明中利用超高真空化學氣相沉積 (UHV/CVD)直接 於550 ℃以下溫度成長出複晶矽及複晶矽錯薄膜,並以化 10 學機械研磨 (CMP)系統改善複晶矽及複晶矽錯薄膜表面之 平坦度。

本發明之主要目的係提供一種新穎之製備複晶矽及複晶 矽 绪 薄 膜電晶體方法,該方法可於低溫及低熱預算 [15 (thermal budget)製程造出特性良好之複晶矽及複晶矽绪 薄膜電晶體,且於製程中不需經過任何退火 (anneal) 處理。

圖式說明:

20

圖 一本發明"一種製備薄膜電晶體方法"之製程

圖 二 原子力酶微鏡照片

(atomic force microscopy)

24

(a) 馬拋光前 (b) 馬拋光後

五、發明説明()

- 1 圖 三 薄膜電晶體的特性比較
 - (A) p 通道
 - 1. Vd=-0.1V 拋光前
 - 2. Vd=-5.0V 抛光前
- 5 3. Vd=-0.1V 拋光後
 - 4. Vd=-5.0V 抛光後
 - (B) n 通道
 - 1. Vd= 0.1V 抛光前
 - 2. Vd= 5.0V 拟光前
 - 3. Vd= 0.1V 抛光後
 - 4. Vd= 5.0V 抛光後

圖號說明

- 1.... 介電基板
- 15 2.... 通道材質
 - 21....通道表面
 - 3.... 阴極介電層
 - 4.... 開極
 - 41....氧化矽層
- 20 42....隔離層
 - 5...n⁺或p⁺區
 - 6....維線介電層
 - 7....接觸區

24

10

五、發明說明()

1 為使 青審查委員能對本發明技術手段及其功效能夠 更加明瞭,茲佐以圖式並詳細說明如后:

雖然一般超高真空化學氣相沉積(UHV/CVD)能於550℃ 以下的低温成長出複晶矽及複晶矽錯薄膜而不需經過任何 5 退火 (anneal)處理,且由於其製程中極低之背景壓力 及栖潔淨之成長環境,故所成長之複晶矽及複晶矽錯薄膜 亦具有較低之缺陷密度。然而該薄膜之表面平坦度 (morphology)仍然較差,所以不适合運用於製造頂開極 (top gate)之薄膜電晶體。本發明"一種製備薄膜電晶體 10 方法"保運用超高真空化學氣相沉積 (UHV/CVD)系統和化 學機械研磨法 (chemical mechanical polishing,CMP)系 統,既採用極低之背景壓力及極潔淨成長環境,以成長擁 有較低缺陷密度之複晶矽及複晶矽鍺薄膜,再以化學機械 15 研磨(CMP) 系統改善其表面平坦度,因而獲得表面平坦度 良好適用於製造頂閘極(top gate),特性良好之複晶矽及 複晶矽鐵薄膜電晶體。

本發明"一種製備薄膜電晶體方法"如圖一(a)所示 20 ,首先在一般絕緣的介電基板(1)上以超高真空化學氣相 沉積(UHV/CVD)系統沉積一層複晶矽或複晶矽錯薄膜作爲 通道材質(2),並以化學機械研磨法(CMP)拋光其表面使通 道表面之粗糙度降低,接著定義元件之區域後於拋光的通 24 道表面(21)形成一開極介電層(3),再於開極介電層(3)上

五、發明説明()

- 1 以超高真空化學氣相沉積(UHV/CVD)系統沉積一層複晶矽 或複晶矽緒薄膜作為開極材質並定義出開極(4),再以 n-型滲離(n-type doping)或p-型滲離(p-type doping)使開 極與源極、汲極形成n⁺或p⁺ 區(5),然後沉積一絕緣介電 5 層 (6)並定義接觸口,最後鍍金屬並定義開極與源極、汲 極之接觸區(7)。
- 本發明"一種製備薄膜電晶體方法"亦可如圖一(b) 所示,首先在一般絕緣的介電基板 (1)上以超高真空化學 氣相沉積 (UHV/CVD)系統沉積一層複晶矽或複晶矽錯薄膜 10 作爲通道材質(2),並以化學機械研磨法(CMP)拋光其表面 使通道表面之粗糙度降低,接著定義元件之區城後於拋光 的通道表面 (21)形成一開極介電層(3),再於開極介電層 (3)上以超高真空化學氣相況積 (UHV/CVD)系統況積一層高 濃度冷雜之n⁺或p⁺搜晶功或複晶矽錯薄膜作為開極材質並 15 定義出問極(4),接著低溫沉積一層氧化矽(41)經非均向(anisotropic) 電景独刻後形成 閉框侧壁之隔離層 (spacer ,42),再以超高真空化學氣相沉積(UHV/CVD)系統選擇性 成長(selective growth) 高速度净雜之退化形(recess) 源極、汲極,以形成 n⁺或p⁺區(5), 然後沉積一絕線介電 20 層 (6)並定義接觸口,最後鍍金屬並定義關極與源極、汲 極之接觸區(7)。
- 24 上述以超高真空化學氣相沉積 (UHV/CVD)系統於低温 6

装

- 下沉精一複晶矽或複晶矽錯薄膜作為通道材質 (2),此通 1 道之材質可爲單層或多層之結構。本發明"一種製備薄膜 電晶體方法"保運用超高真空化學氣相沉積 (IJHV/CVD)系 統配合化學機械研磨法 (CMP)系統,以拋光所成長之複晶 矽及 推晶 矽 送薄膜,降低通道表面之粗糙度。然而本發明 5.
- 亦可採取超高真空化學氣相沉積(UHV /CVD)系統方法搭配 合其它研磨技巧,例如研磨前輔以 電漿蝕刻可改美作為通 道之複晶矽及複晶矽錯薄膜通道表面研磨後之均勻性。
- 本發明定義元件區域 (active region)後於抛光的通 10 道表面(21)形成一開極介電層(3),此開極之<u>介電層</u>可運 用如氧化矽(SiO2)、氧化矽(Si3N4)或三氧化二氢数12O3) 、氦氧化矽或其它可作爲問極介電層之材質,選用氧化、 **氰化、沉積、濺簸等方法形成介電層。**

15

本發明定義元件區域 (active region) 以及開極(4) 係以超高真空化學氣相沉積 (UHV /CVD) 系統於低溫下沉 **秸複晶矽或複晶矽鳍薄膜作爲材質,並以電漿方式進行蝕** 刻定義。運用離子佈植(ion implant)、電漿滲離(plasma doping)、雷射輔助離子浄雜(laser assisted ion doping)或氣態滲雜 (gas source doping) 技術形成開極與源極 、汲栖之n+或p+區(5);此n+或p+區亦可利用選擇性成長(selective growth) 輔以同時(in situ) 滲離之技術形成。

24

20

經濟部中央標準局員工消費合作社印製

五、發明説明()

- 1 依照本發明"一種製備薄膜電晶體方法"所製備作為 通道材質之複晶矽或複晶矽錯薄膜經原子力顯微鏡(atomic force microscopy)照片如圖二所示,發現(a)拋光前其表 面平均粗糙度(roughness) 爲9.0 nm,(b) 拋光後其表面 平均粗糙度(roughness) 爲3.6 nm。且所製備之薄膜電晶 體之p通道及n通道薄膜電晶體的特性,如圖三所示,其通 道寬長比 W/L= 100 微米/10微米。
- 為使本發明之目的、方法及優點能更明顯地說明,以 10 下特舉實施例作詳細具體之陳述,但不以其內容限制本發 明之範圍。

實施例一

- 計 於 650℃ 下以超高真空化學氣相況積 (UHV/CVD)系統 於玻璃或二氧化矽基層上況積一層 100~300nm 之複晶矽 (2)並經化學機械研磨法 (CMP)研磨拋光成50~200 nm。
- 以電漿蝕割將複晶矽蝕剌成元件區 (active region)

 20 ,以低於600℃以下溫度成長10~50 nm 的氧化矽 (SiO₂)
 作開極介電層。再以超高真空化學氣相沉積 (UHV / CVD)
 於650 ℃下成長一層100~500 nm 之複晶矽。以電漿蝕剌
 定義出開極,而以離子佈植 (ion implant)後以高於500℃

 24 下使開極與源極、汲極形成 n⁺區或 p⁻區。於200~400℃下

装

五、發明説明()

1 以電漿輔助化學氣相沉積一層200~500 nm 之氧化矽作介 電層。

蝕刻出接觸口,鍍金屬並再蝕割出閘極與源極、汲極 之接觸區。

5

15

20

實施例二

以低於650 ℃下以超高真空化學氣相沉積 (UHV/CVD)系 統於玻璃或二氧化矽基層上沉積一層100~300 nm 之複晶 10 矽(2)並經化學機械研磨法 (CMP)研磨抛光成50~200 nm。

以電漿蝕割將複晶矽蝕割成元件區(active region),以低於 600℃以下溫度成長10~50 nm 的氧化矽(SiO₂)作問極介電層。再以超高真空化學氣相沉積(UHV/CVD)以低於650℃下成長 100~500 nm 之複晶矽。以電漿蝕割出間極,接著以低溫沉積一層氧化矽再經非均向性(recess)電漿蝕割後形成間極側壁之隔離層(spacer),再以超高真空化學氣相沉積(UHV/CVD)系統選擇性成長(selective growth)出高濃度淨離之退化形(recess)源極、汲極,以形成 n⁺或 p⁺區,於200~400℃下以電漿補助化學氣相沉積一層200~500 nm 之氧化矽作介電層。

蝕刻出接觸口,鍍金屬並再触刻出問極與源極、汲極24 之接觸區○

請先閱讀背面之注意事項再填寫本頁各欄

)

四、中文發明摘要(發明之名稱:

一种製備薄膜電晶體方法

本發明"一種製備薄膜電晶體方法"係利用超高 真空化學氣相沉積(UHV/CVD)系統和化學機械研磨(CMP)系 統發展出一種低溫及低熱沉積 (thermal budget) 製程之 複晶矽及複晶矽鍺薄膜電晶體。既採用極低之背景壓力及 極潔淨之成長環境,以成長擁有較低缺陷密度之複晶矽及 複晶矽錯薄膜,再以化學機械研磨 (CMP) 系統改善其表 面平坦度。因而其表面平坦度(morphology)良好適用於 製造頂閘極 (top gate) 之薄膜電晶體 o

英文發明摘要(發明之名稱:

A method to fabicate thin film transistor

The patent is using ultrahigh vacuum chemical vapor deposition (UHV/CVD) and chemical mechanical polishing (CMP) systems to develope a method which can fabicate polycrystalline silicon (poly-Si) and polycrystalline silicon-germanium (poly-Sil-xGex) thin film transistors at low temperature and low thermal budget. Poly-Si and poly-Sil-xGex can be deposited by UHV/CVD without any anneal step. And due to the ultralow base pressure and ultraclean growth environment, the as -deposited poly films have lower def ect densities. However, the surface morphology retards the usage of fabricating topgate poly TFTs. Using CMP to improve the surface morphology, high performance poly-Si and poly-SilxGex TFTs can be obtained.

六、申請專利範圍


- 1. 一種製備薄膜電晶體方法,其係利用超高真空化學氣 1 相沉積 (UHV/CVD) 系統和化學機械研磨 (CMP) 系統發展 出一種低溫及低熱沉積(thermal budget)製程之複晶 矽及複晶矽蜡薄膜電晶體; 其係在一般絕緣的介電基 5 板上以超高真空化學氣相況積 (UHV/CVD)系統沉積一 層複晶矽或複晶矽錯薄膜作爲通道材質,並以化學機 械研磨法(CMP) 抛光其表面使通道表面之粗糙度降低 ,接著定義元件之區域後於拋光的通道表面形成一問 極介電層,再於開極介電層上以超高真空化學氣相況 精 (UHV/CVD)系統沉積一層複晶矽或複晶矽錯薄膜作 10 爲閘極材質並定義出閘極,再以 n-型沉積 (n-type doping)或p-型沉積(p-type doping)使開極與源極、 汲極形成 n 或 n 區, 然後沉積一絕緣介電層並定義接 **嗣口,最後鍍金屬並定義開極與源極、汲極之接觸區。** 15 如申請專利範圍第 1項之方法,超高真空化學氣相沉 2.
- 15 2. 如申請專利範圍第 1項之方法,超高真空化學氣相沉 積 (UHV/CVD)系統於低溫下沉積一複晶矽或複晶矽錯 薄膜作爲通道材質,其通道材質可爲單層或多層之結 構。
- 3. 如申請專利範圍第 1項之方法,配合其它技巧來改善 20 其研磨之均勻性。
 - 4. 如申請專利範圍第 1項之方法,其關極之介電層可選 用氧化矽(SiO₂)、氧化矽(Si₃N₄)、氮氧化矽或三氧 化 和 Al₂O₃)介電材質。
- 24 5. 如申請專利範圍第 1項之方法,其製備介電層方法可

5


六、申請專利範圍


- 1 選用氫化法、沉積法、濺簸法、氧化法。
 - 6. 如申請專利範圍第 1項之方法,其定義出關極後,接著於低溫沉積一層氧化矽經非均向 (anisotropic)電 漿蝕刻後形成關極側壁之隔離層 (spacer),再以超高真空化學氣相沉積 (UHV / CVD) 系統選擇性成長(selective growth) 高濃度滲離之退化形(recess)源極、汲極,以形成n[†]或p[†]區,然後沉積一絕緣介電層並定義接觸口,最後鍍金屬並定義關極與源極、汲極之接觸區。
- 15 8. 如申請專利範圍第 1項之方法,其形成nt或pt區亦可利用選擇性成長 (selective growth) 輔以同時 (in situ) 浮雜之技術。

圖式



(請先閱请背面之注意事項再行繪製)











圖 -- (a)



圖式



圖二 (a)



圖二 (b)

汲極電流 (V)PI

1E-13

5

圖式

-15

1E-3 1E-4

1E-5 1E-6 1E-7 1E-8 1E-9 1E-10 1E-11 1E-12 A 4

圖 三 (a)

-5 電 壓


0

閘 極

-10

 $, V_g(V)$

圈式






圖 三 (b)